深度揭秘，，，，，，阻抗测试那些你所不知道的内幕
宣布时间：2021-07-05 16:02:28
高速先天生员--王辉东
最近，，，，，，新晋级的SI攻城狮雷豹运气有点霉，，，，，，刚刚经受了Pin delay的折磨，，，，，，现在又遇到一个怪异的事情，，，，，，某客户产品性能有问题，，，，，，经多次排查后，，，，，，发明板内阻抗测试效果不达标，，，，，，可是板厂的出货报告，，，，，，却显示阻抗值达标。。。。。。 。这让雷豹犯了难，，，，，，究竟该相信谁呢？？？？ ？？唉！真是屋漏偏逢连夜雨，，，，，，船迟又遇打头风，，，，，，刚转SI不久，，，，，，偏偏问题却都集中爆发，，，，，，岂非问题会欺生？？？？ ？？
还好雷豹没有自卑过甚，，，，，，也没有被问题吓倒，，，，，，由于他的死后尚有他的师傅，，，，，，为他遮风挡雨，，，，，，排忧解难。。。。。。 。于是他把客户发给他的阻抗测试图片给师傅看了一眼，，，，，，阻抗效果是这样的：
师傅定睛一看，，，，，，然后就轻轻的转过头瞟了他一眼，，，，，，反问道：“你确定这个客户会测试阻抗吗？？？？ ？？”
这问题问得雷豹丈二僧人摸不着头脑，，，，，，作为新人还没有最先接触阻抗测试方面的培训，，，，，，更没有摸过阻抗测试仪（TDR），，，，，，只是以前在做PCB设计时，，，，，，和工厂的EQ工程师相同阻抗时，，，，，，听那人说过阻抗测试就是：
袖子一挽
探头一点
数据展现
截图交单
但真的是这样吗，，，，，，雷豹不敢说，，，，，，怕说错了引来师傅的暴雷。。。。。。 。
于是他摇了摇头。。。。。。 。
还好他通常勤劳勤学，，，，，，态度又规则，，，，，，深得师傅喜欢，，，，，，不待雷豹启齿，，，，，，师傅就争先说道：“任何测试都是有判断标准的，，，，，，阻抗测试也是，，，，，，并不是随便测个图形就能说明有无问题，，，，，，还要看这个测试自己的图形是否规范，，，，，，若是没有凭证要求来举行的测试，，，，，，测出来的效果可能就没有任何意义，，，，，，有时甚至带来负面影响，，，，，，导致问题的定位朝着过失的偏向生长，，，，，，最终钻进了死胡同，，，，，，找不到问题不说，，，，，，反而会延伸许多时间，，，，，，这个是我们debug的大忌。。。。。。 。”
师傅看雷豹听得着迷，，，，，，端起茶杯，，，，，，逐步地呷了一口水，，，，，，继续说道：
“阻抗测试的标准或者说规范，，，，，，着实也没有一个公认的标准组织来制订，，，，，，现在坊间撒播最广的一个是IPC的测试标准，，，，，，另一个是Intel的测试要领。。。。。。 。
IPC的标准简而言之就是待测线路的阻抗线需要完整显示在仪器屏幕上，，，，，，时间上就是从探头接触点最先到最终开路的位置都需要完整的显示在TDR屏幕上，，，，，，而丈量区间是从整个时间段的30%~70%时间区域，，，，，，也就是说示波器的读数是在这个区域内举行的最大最小取值，，，，，，如下图所示：
而Intel接纳了一种更平均的要领，，，，，，要求似乎放得更宽，，，，，，它的丈量区间为整个线路时间段的50%~70%区域，，，，，，如下图所示：
团结泰克的TDR仪器，，，，，，对测试举行了进一步的规范，，，，，，同时对起始点和最后开路点显示也做了一定的要求，，，，，，丈量平稳状态基本在20%~90%段的屏幕区间上，，，，，，而取值是凭证50%~70%的屏幕区间举行，，，，，，详细如下图所示：
Intel的这个要领被大大都PCB板厂所接受，，，，，，以是现在海内的主流板厂在出厂报告上所测试的阻抗值都是基于50%~70%这个规模区间，，，，，，只要这个规模阻抗不超标，，，，，，那么板厂的制板就是知足要求的，，，，，，并且由于板内阻抗线数目众多，，，，，，很难逐一实测，，，，，，以是PCB工厂测试的线路也并非板内现实走线，，，，，，而是板边附带的阻抗Coupon条，，，，，，这和板内的现真相形几多照旧有点差别。。。。。。 。”
雷豹被师傅高深莫测的学识深深震撼，，，，，，完全陶醉在对师傅如滔滔洪水般的敬仰中而不可自拔。。。。。。 。他痴痴的望着师傅，，，，，，绝对是一个虔敬的学生。。。。。。 。
师傅看着他的神情，，，，，，这时又卖了个关子，，，，，，问道：“你现在可知道我最先问你的谜底是什么了？？？？ ？？”
雷豹赶忙从一愣神中惊醒过来，，，，，，心想还好自己头脑反应快接受能力强，，，，，，经师傅轻轻一点拨，，，，，，确实明确了许多，，，，，，于是就很是自信地回道：“现在看来，，，，，，这个客户确实不是很懂阻抗测试，，，，，，从提供的测试图片来看，，，，，，线路时间没有漫衍在整个屏幕上，，，，，，另外也没有丈量区间，，，，，，丈量的时间及阻抗刻度都很大，，，，，，看不出详细的数值，，，，，，可以说这个测试效果没有任何意义，，，，，，就像师傅前面说的，，，，，，这种效果可能会误导查找问题的偏向，，，，，，准确的测试效果应该是如下图这样的。。。。。。 。”
师傅听了雷豹的回覆，，，，，，心田一片欢喜，，，，，，心里暗道孺子可教也，，，，，，又担心徒弟自满自满，，，，，，于是又喜怒不形于色地问道：“既然板厂的出厂报告是知足要求的，，，，，，从现实工程来讲，，，，，，是不是就不必嫌疑阻抗的问题了呢？？？？ ？？”
师傅这一问，，，，，，正是雷豹之前有点疑惑的地方，，，，，，“真是知我者师傅也”。。。。。。 。
雷豹心里悄悄赞叹师傅的无所不知，，，，，，心想以后有什么事照旧不要做小行动耍小智慧的好，，，，，，预计是瞒不过师傅的高眼，，，，，，可是自已又不可在师傅眼前露怯，，，，，，只好硬着头皮说道：
“我猜板厂的阻抗测试只能包管屏幕显示50%~70%那一段线路的阻抗情形，，，，，，而现实产品是需要看整个线路段的阻抗，，，，，，许多时间纵然板厂的数据是知足要求的，，，，，，但取值规模外的阻抗有可能超标，，，，，，而这部分超标的数据是不会显示在阻抗出厂报告内里的，，，，，，以是我想就算板厂的测试数据是ok的，，，，，，也不可包管现实线路阻抗就一定没有问题，，，，，，好比许多时间毗连器或者BGA出线处会有过孔，，，，，，而这个过孔一样平常是在线路的两头，，，，，，这个时间过孔的阻抗就不会进入谁人阻抗的测试区间，，，，，，纵然阻抗偏低凌驾要求，，，，，，板厂的测试数据也不会显示出来，，，，，，就像下面这个带了芯片的现实产品阻抗测试的图片一样。。。。。。 。如下图：
虽然丈量区间的效果是知足要求的，，，，，，但图中M1和M3那两个标示出来的部分应该是过孔或者芯片封装，，，，，，由于阻抗没有优化到位，，，，，，这两个部分的阻抗就偏低许多，，，，，，造成最终整体线路的阻抗不匹配，，，，，，从而导致信号有较量大的反射，，，，，，最终影响信号的质量以及系统的事情不稳固如丢包等征象。。。。。。 。不知道我的想法对差池，，，，，，还望师傅指点迷津。。。。。。 。”
这就是雷豹令师傅较量知足的地方，，，，，，果真是资质较量聪颖一点就通，，，，，，天生就是学习的料，，，，，，也无妨师傅当初执意要求向导，，，，，，从几百名设计工程师内里破格挑选出来的一片苦心。。。。。。 。问题回覆基本上到位了，，，，，，但尚有一点较量要害，，，，，，师傅以为有须要再增补一下，，，，，，于是师傅微微一笑，，，，，，知足地说道：
“掌握得差未几了，，，，，，但照旧有点过于理想，，，，，，我前面着实提到过，，，，，，板厂的出厂报告测的基本是板边的Coupon条，，，，，，压根就不会对板内的线路阻抗举行测试，，，，，，除非客户有图片提出明确的需要在板上哪个位置哪个点举行测试（很少有客户会有这种要求，，，，，，还要看板厂是否愿意配合），，，，，，不然板厂是没法找到对应板上的线路举行实测的，，，，，，由于我们一样平常提供应板厂的是Gerber光绘文件，，，，，，板子做出来后，，，，，，通过这个光绘文件是没法找到详细线路的，，，，，，以是板厂只能在板边模拟一个和板内现实线宽一致的标准阻抗条来举行测试，，，，，，这样这个阻抗条线路着实是较量理想的，，，，，，中心也没有过孔等其他因素的影响，，，，，，测试出来效果虽然就较量理想，，，，，，这也是为什么许多时间板厂的出厂报告是知足要求的，，，，，，但现实板上线路阻抗却有较大误差的缘故原由，，，，，，可以看看下面图片中阻抗条与板内阻抗的测试效果差别就知道了。。。。。。 。”
