几MHz的低速信号也能出问题？？？？？？ ？？
宣布时间：2019-04-29 15:40:28
高速先天生员--陈亮
在设计中， ， ，，，，，，通常总是优先处置惩罚光口、PCIE等高速信号、或者是音频等模拟信号。。。。。。妄想使用最优的层， ， ，，，，，，最优的通道， ， ，，，，，，阻抗、延时、串扰等细节也被优化到极致。。。。。。然而剩下的低速信号往往不被重视。。。。。。可是有些低速信号体现自己也是要体面的， ， ，，，，，，你不重视我， ， ，，，，，，我就给你颜色看。。。。。。好比咱们今天的主角MDC＆MDIO信号。。。。。。
MDC＆MDIO是串行管理接口（Serial Management Interface）的信号。。。。。。MDIO是用来读/写PHY的寄存器， ， ，，，，，，以控制PHY的行为或获取PHY的状态， ， ，，，，，，MDC则为MDIO提供时钟。。。。。。
我们来看一个案例：PCB设计中的MDC时钟信号如下图左， ， ，，，，，，仿真波形如下图右。。。。。。
U14是驱动端， ， ，，，，，，U1/U12/U13吸收端。。。。。。U12吸收端的信号从仿真波形来看， ， ，，，，，，在判别区域内信号边沿有回沟和振铃， ， ，，，，，，有误触发的危害。。。。。。
缘故原由剖析：现有拓扑下， ， ，，，，，，由于U12是很靠近源端的， ， ，，，，，，U14到U13这段长距离走线成为STUB， ， ，，，，，，由于分支很是长， ， ，，，，，，导致反射不可淹没在上升沿中， ， ，，，，，，信号泛起回沟。。。。。。
凭证剖析效果以及PCB的现真相形， ， ，，，，，，评估了切实可行的优化计划：即变换布线拓扑结构， ， ，，，，，，使用星型拓扑结构， ， ，，，，，，并删除源端串联端接， ， ，，，，，，在每个分支处举行端接。。。。。。预期效果如下：
各人是不是以为已经可以竣事了？？？？？？ ？？
客户凭证我们提供的优化计划举行了修改， ， ，，，，，，可是客户以为还不敷包管， ， ，，，，，，在我的优化计划的基础上， ， ，，，，，，自己又在MDC的源端增添了一个LC滤波器， ， ，，，，，，并在MDIO的每个分支都增添了LC滤波器。。。。。。
优化后的效果详见下记仿真：红色波形是原计划的仿真信号波形， ， ，，，，，，绿色波形是在原计划基础上客户‘优化’后的仿真波形。。。。。。
MDC：
MDIO：Write
MDIO：Read
从仿真效果来看， ， ，，，，，，MDC时钟信号倒是没有回沟了。。。。。。可是MDIO信号现在已经凉透了。。。。。�？？？？？？ ？？吹秸飧鲂Ч�， ， ，，，，，，我……
几MHz的信号能差到这个水平也是很是禁止易的。。。。。。经由排查， ， ，，，，，，问题出在了新加的LC滤波器上， ， ，，，，，，凭证官网下载的DATAsheet显示， ， ，，，，，，该器件电感量为350nH， ， ，，，，，，电容量是110pF。。。。。。
由于客户在原始计划基础上增添LC滤波器。。。。。。此滤波用具有很强的感性。。。。。。导致读/写中途有很大的感性突变， ， ，，，，，，导致信号的反射。。。。。。且由于每个分支都有滤波器， ， ，，，，，，导致信号会在多个分支上往返反射， ， ，，，，，，信号质量受到严重影响。。。。。。之前用于改善信号质量的各分支串联端接。。。。。。不但起不到改善信号质量的作用， ， ，，，，，，还使得信号质量更差。。。。。。
至于为什么MDIO 的Write /Read差别云云之大？？？？？？ ？？由于数据线在读/写模式状态下的端接电阻的相对位置是差别的。。。。。。现在的拓扑正好是差的更差（Read）， ， ，，，，，，好的更好的一个状态（Write）， ， ，，，，，，以是读/写的信号波形差别很是大。。。。。。在删除LC滤波器后， ， ，，，，，，信号恢复到预期水平。。。。。。
由此可见纵然是几MHz的低速信号， ， ，，，，，，拓扑的使用不当也可能导致信号质量不良， ， ，，，，，，以是在设计类似毗连多个IC的信号时， ， ，，，，，，选择合适的拓扑尤为主要。。。。。。另外提醒一下， ， ，，，，，，若是拓扑改变， ， ，，，，，，原本的为了改善信号质量的端接计划就纷歧定适合新的拓扑了， ， ，，，，，，需要凭证新的拓扑举行合理的调解,没有经由验证不要随意添加滤波器， ， ，，，，，，不然可能会适得其反。。。。。。
