过孔STUB对DDRX地址信号的影响
宣布时间：2025-09-04 18:04:44
高速先天生员--周伟
之前高速先生揭晓过一篇《过孔STUB长 ，，，，，DDR信号“强”？？？？？？？？》的文章 ，，，，，最近各人也都在问DDR4或DDR5长stub是否有影响 ，，，，，是否要背钻等 ，，，，，然后正好有个项目在仿真DDR4地址信号的时间我们让设计职员将走线移到stub较长的层面 ，，，，，信号居然变好了 ，，，，，究竟怎么回事呢 ，，，，，下面我们就来看看吧。。。。。。
这个项目共16层 ，，，，，板厚2.9mm ，，，，，主控芯片拖了3片DDR4颗粒 ，，，，，这些器件都漫衍在底层 ，，，，，数据速率（下文简称数率）需要运行到2400Mbps。。。。。。如下图所示为对应的叠层信息。。。。。。
接纳同样的模子举行仿真 ，，，，，发明主干在L14层的（Stub较长）信号质量居然比L5层（Stub较短）的信号质量更好 ，，，，，可见如下图所示的第一个颗粒信号眼图的比照。。。。。。
图1 数率2400Mbps时第一个颗粒处地址信号眼图
上图所示L5层的走线眼图基本快闭合了 ，，，，，眼宽也较量小 ，，，，，这种眼图的质量可能会影响到信号的正常事情 ，，，，，会导致速率跑不上去或者会数据蜕化 ，，，，，而L14层的走线眼图就好许多 ，，，，，再优化一下就会有一定的裕量 ，，，，，看起来过孔stub长居然对DDR4的信号质量有一定的改善作用。。。。。。
这个原理着实在上篇文章中讲到过 ，，，，，我们再来重温一下：过孔stub实质是一种能量泄放的通道 ，，，，，越是高频的能量受到的影响越大 ，，，，，因此 ，，，，，高速串行需要控制过孔stub只管短 ，，，，，以阻止能量消耗。。。。。。可是 ，，，，，关于主控芯片的驱动较强 ，，，，，加上一驱多拓扑的反射更容易在近端颗粒处积累 ，，，，，以是近端颗粒的信号质量就成了通道的瓶颈 ，，，，，增添近端颗粒的过孔stub长度能够很好的衰减高频分量 ，，，，，使主芯片输出的强度削弱 ，，，，，上升沿变缓 ，，，，，最终抵达镌汰反射的目的 ，，，，，响应的 ，，，，，信号质量也获得了改善。。。。。。这也印证了我们一直说的：大部分信号完整性问题归根究竟就是信号的上升沿太快造成的。。。。。。
我们接下来看当数据速率上升到3200Mbps时地址信号的眼图会怎么样 ，，，，，其他都稳固 ，，，，，直接改变地址信号的速率到1600Mbps ，，，，，如下是对应的眼图：
图2 数率3200Mbps时第一个颗粒处地址信号眼图
可以看到速率上升后整体的眼高反而变好了 ，，，，，同时趋势照旧一样 ，，，，，较量长的stub孔 L14层的走线比短stub孔L5层的走线信号质量好。。。。。�？？？？？？？？雌鹄丛谀Ｗ由仙亟狭靠欤ㄇ浚┑氖奔� ，，，，，地址信号保存一定的过孔stub确实会对信号质量有一定的改善作用 ，，，，，接下来我们再用Xilinx的fast slew rate模子来验证一下 ，，，，，坚持同样的拓扑 ，，，，，将驱动模子换成Xilinx的driver48_fast ，，，，，其他稳固的情形下 ，，，，，地址信号照旧凭证1600Mbps的速率仿真的效果如下所示。。。。。。
图3 数率3200Mbps时第一个颗粒处地址信号眼图（xilinx_driver48_fast驱动）
此时照旧较量强的驱动 ，，，，，可以看到较量长的stub孔 L14层的走线比短stub孔L5层的走线信号质量好。。。。。。若是换成不是那么快的较量正常的驱动效果会怎么样呢？？？？？？？？下面我们把驱动改成Xilinx的driver48_typical ，，，，，其他条件稳固 ，，，，，仿真出来的眼图如下图所示。。。。。。
图4 数率3200Mbps时第一个颗粒处地址信号眼图（xilinx_driver48_typical驱动）
两个眼图肉眼看起来着实差未几 ，，，，，量测下来短stub孔的眼高稍微好点 ，，，，，但长stub孔的信号质量也还不错 ，，，，，可以知足要求 ，，，，，这么看来在3200Mbps数据速率下 ，，，，，不管驱动正�；；；；Ｕ站山狭壳� ，，，，，长stub过孔都有较量好的体现 ，，，，，这样是否就能说明过孔stub较量长着实对3200Mbps速率下的地址信号反而更好呢？？？？？？？？大部分情形下看起来是这样的 ，，，，，那若是这个信号自己的驱动较量弱 ，，，，，此时长stub过孔会将信号上升沿变得更缓 ，，，，，这样对信号质量是否有影响呢？？？？？？？？接下来我们也通过仿真来验证下。。。。。。
其他都稳固的情形下将驱动模子换成较量弱一点的ron80 ，，，，，再较量两种情形在数据速率3200Mbps时的眼图如下图所示。。。。。。
图5 数率3200Mbps时第一个颗粒处地址信号眼图（本案例_ron80驱动）
可以看到结论照旧和上面差未几 ，，，，，这是由于此时这个模子的沿也不是很缓 ，，，，，相关于通俗的弱驱着实也并不弱 ，，，，，那我们再来看看Xilinx的slow模式 ，，，，，这个可能更有代表性一点 ，，，，，直接将驱动模子换成Xilinx的driver48_slow ，，，，，其他稳固照旧在3200Mbps数率下的仿真效果如下图所示。。。。。。
图6 数率3200Mbps时第一个颗粒处地址信号眼图（xilinx_driver48_slow驱动）
从仿真效果来看 ，，，，，照旧过孔stub较长的信号眼图会好点 ，，，，，看起来结论已经较量显着了 ，，，，，那就是3200Mbps数率下 ，，，，，过孔stub对地址信号的影响较量小 ，，，，，甚至会吸收掉一部分反射信号使得信号质量更好。。。。。。再拓展一下 ，，，，，若是到了DDR5地址信号也有ODT了 ，，，，，结论照旧不是这样呢？？？？？？？？都到门口了 ，，，，，我们接下来就最后再仿真看看若是地址凭证3200Mbps效果会怎么样。。。。。。
拓扑照旧稳固 ，，，，，驱动改为之前较量强一点的Ron48 ，，，，，颗粒模子换成DDR5 ，，，，，外部上拉端接去掉 ，，，，，地址信号凭证3200Mbps速率仿真 ，，，，，效果如下图所示。。。。。。
图7 数率6400Mbps时第一个颗粒处地址信号眼图（Ron48驱动）
可以看到外地址信号速率到3200Mbps时（数据率6400Mbps） ，，，，，长过孔stub对地址信号的影响也还不是很大 ，，，，，这样我们以后DDR4设计的时间就不必想着stub的影响了 ，，，，，也不必思量地址信号长stub要不要做背钻了 ，，，，，甚至有时间还可以特意把地址信号走在长过孔stub的层面。。。。。。
凭证这个思绪 ，，，，，我们正好把这个结论用在了一个一拖五的错位正反贴的DDR4项目上 ，，，，，并且最终验证也乐成了。。。。。。该项目板厚也是3mm共18层板 ，，，，，一最先设计的时间接纳通例的做法 ，，，，，只管避开长过孔stub的层面 ，，，，，后面仿真的时间发明信号质量整体不太好 ，，，，，尤其是第一片颗粒的眼图较量小 ，，，，，信号反射严重 ，，，，，如下图所示。。。。。。
后面我们建议引入一定的过孔stub ，，，，，把TOP层的颗粒 ，，，，，前面的走线换到L3层；；；；；BOT层的颗粒 ，，，，，前面的走线换到L16层 ，，，，，这样颗粒前面的换层孔stub就较量长 ，，，，，然后再仿真获得如下较量好的眼图。。。。。。
有时间不得不以为 ，，，，，这个天下就是这么神奇！尤其是DDRx的设计套路太多了 ，，，，，设计难度越来越大 ，，，，，不仿真还真欠好包管能跑到那么高的速率。。。。。。
关于今年会官网：
今年会官网科技建设于2003年3月 ，，，，，深圳创业板上市公司 ，，，，，股票代码: 301366 ，，，，，专注于高速PCB设计、SI/PI仿真剖析等手艺服务 ，，，，，并为研发样机及批量生产提供高品质、短交期的PCB制板与PCBA生产服务。。。。。。致力于打造一流的硬件立异平台 ，，，，，加速电子产品的硬件立异历程 ，，，，，提升产品质量。。。。。。
