你们习惯了阻抗有问题就找板厂了吧?
宣布时间：2020-08-10 15:00:01
高速先天生员-- 黄刚 在硬件工程师和PCB工程师的潜意识里 ， ，，，，，只要是PCB走线阻抗泛起了误差 ， ，，，，，第一时间就会去和板厂的朋侪们去喝品茗聊谈天。。。。。。。这个时间高速先生偷偷的告诉你们 ， ，，，，，在对板厂的阻抗加工提出质疑之前 ， ，，，，，有没有稍微想过一下下有可能是设计的问题呢？？？？？？ 一样平常来说 ， ，，，，，纯粹PCB走线的阻抗控制出了问题 ， ，，，，，简直十有八九是由于板厂对加工管控或者参数调解泛起误差 ， ，，，，，导致加工出来的走线凌驾了误差规模。。。。。。。由于板厂简直需要对走线阻抗举行一定规模的包管 ， ，，，，，例如±10%甚至±8%。。。。。。。高速先生一度也是这么以为 ， ，，，，，直到遇到了下面这个由客户自己举行PCB设计然后我司来制板的项目… 今年的某一天 ， ，，，，，我们一个客户拿着我们加工的板子过来 ， ，，，，，就最先诉苦说我们板厂加工的阻抗凌驾了10%的误差。。。。。。。50欧姆的表层走线他们自己举行阻抗测试时 ， ，，，，，发明最低的地方只有44欧姆。。。。。。�；；；；；；；；垢隽怂堑�“证据” ， ，，，，，也就是实测的阻抗效果。。。。。。。 虽然我们也是有测试的条件 ， ，，，，，于是把客户的板子拿过来测试下 ， ，，，，，发明也是相同的效果 ， ，，，，，客户的测试简直没有问题 ， ，，，，，批注这根走线的阻抗简直就是在44欧姆左右。。。。。。。高速先生这个时间就提出了看看客户的PCB设计文件 ， ，，，，，看看这根走线是不是由于较量特殊才使得我们板厂的加工泛起了误差 ， ，，，，，例如走线的线宽和线间距是不是太细或者其他什么加工极限的缘故原由。。。。。。。 效果翻开板子一看 ， ，，，，，这简直是一根通俗的走线 ， ，，，，，线宽在10mil左右 ， ，，，，，接纳了表层包地处置惩罚的设计以减小串扰 ， ，，，，，看起来这关于我们公司来说应该是较量容易加工的。。。。。。。 一样平常来说 ， ，，，，，看了PCB设计 ， ，，，，，看到走线若是不是偏极限的话 ， ，，，，，高速先生也最先以为是我们板厂的问题了。。。。。。。于是我们和板厂的同事聊聊 ， ，，，，，希望从他们那里获得一些有用的信息。。。。。。。果真 ， ，，，，，板厂的同事提供了一条很有用的信息 ， ，，，，，说客户较量相信自己算的阻抗 ， ，，，，，因此让板厂只管不调解线宽 ， ，，，，，客户算的阻抗图如下所示： 然后我们再去丈量加工出来的走线 ， ，，，，，也基本上是10mil ， ，，，，，严酷做到了客户的要求。。。。。。。可是有个地方引起了高速先生的注重 ， ，，，，，就是走线到参考地的距离15mil ， ，，，，，因此我们再次翻开PCB文件看看客户的叠层和设计 ， ，，，，，我们能意料到客户是做了隔层参考 ， ，，，，，不参考L2层参考L3层的地平面。。。。。。。 从设计上简直也是这样 ， ，，，，，L3层是一个完整的参考平面。。。。。。。 可是 ， ，，，，，可是！问题来了 ， ，，，，，客户在L2层并没有完全挖空 ， ，，，，，照旧凭证L1的包地方法举行设计 ， ，，，，，如下所示： 查到这里 ， ，，，，，高速先生隐约以为这可能并纷歧定是板厂对走线阻抗管控出了问题导致阻抗偏低 ， ，，，，，有可能在设计这个泉源上就泛起了误差。。。。。。。 因此我们凭证PCB设计建设了这么一组比照的3D模子 ， ，，，，，看看L2层凭证现有的设计和把L2层地都挖空掉 ， ，，，，，也就是凭证客户所提供的阻抗盘算模子的那样子 ， ，，，，，模子就是下面这样了。。。。。。。 模子的左边部分是现有的设计 ， ，，，，，右边部分是客户以为的设计 ， ，，，，，我们把两种设计都做在统一个仿真模子上 ， ，，，，，这样能有更准确的比照。。。。。。。 果真 ， ，，，，，这个3D模子的仿真效果证实了高速先生的嫌疑 ， ，，，，，这两者的阻抗是纷歧样的 ， ，，，，，并且差别竟有5个欧姆！ 这个时间结论已经很明确了 ， ，，，，，接纳这种隔层参考的设计方法自己没有什么问题 ， ，，，，，然而客户在自己去算阻抗的时间却选择了一个过失的阻抗盘算模子 ， ，，，，，并且客户也以为L2层不必白不必 ， ，，，，，横竖我把走线的区域挖空掉了就没有影响了 ， ，，，，，并且L2层铺一点地可能还更有利于串扰的控制。。。。。。。效果串扰可能控制上了 ， ，，，，，可是阻抗却泛起了严重的误差 ， ，，，，，这基本上和我们板厂的加工能力没有太大的关系 ， ，，，，，相反的 ， ，，，，，我们板厂凭证客户的“要求”乐成控制到了阻抗44欧姆�。。。。。。。≌馐蔽颐呛涂突е涞钠站退坪踝詈笳庹磐计谎�。。。。。。。
