相同PCB单板，，，，，相同信号的AC电容，，，，，为啥反焊盘差别？ ？？ ？？
宣布时间：2025-12-23 08:52:15
高速先天生员--姜杰
高速先生今年写了不少AC耦合电容相关的文章，，，，，原来已经有点“审美疲劳”了，，，，，可是看到这个案例，，，，，照旧忍不住再写一篇—— 一方面，，，，，这个案例完善展示了反焊盘设计两个基本因素的影响；；；；；；另一方面，，，，，似乎有不少Layout工程师都有类似的疑心……
话说那天早上刚上班，，，，，就有人急急遽的找到高速先生，，，，，定睛一看，，，，，是近期仿真过的某单板的设计认真人小刘。 。。。。。�？ ？？ ？？墒�，，，，，板子不是刚投出去吗？ ？？ ？？看着小刘着急遽慌的样子，，，，，高速先生有种不太好的预感。 。。。。。。
小刘说他设计总结的时间，，，，，发明单板上的统一种高速信号的AC耦合电容反焊盘纷歧样，，，，，心里有些没底，，，，，需要高速先生资助确认。 。。。。。。
疑心小刘的两种反焊盘划分长这样：
右边是我们常见的AC耦合电容反焊盘，，，，，简简朴单的矩形。 。。。。。。
左边的反焊盘略重大，，，，，可是稍有设计履历的Layout工程师也能看出来，，，，，这里是兼容设计，，，，，也就是常说的“叠焊盘”。 。。。。。。兼容设计需要同时包管多个链路的阻抗一连性，，，，，以是反焊盘凭证器件的结构举行挖空。 。。。。。。
器件结构都纷歧样，，，，，反焊盘纷歧样不是很正常吗？ ？？ ？？
若是只是这个问题，，，，，高速先生虽然不会写这篇文章啦。 。。。。。。小刘的问题显然更有深度：除了巨细，，，，，为啥这俩反焊盘的挖空层数也纷歧样呢？ ？？ ？？板上通例设计AC耦合电容的矩形反焊盘，，，，，会比兼容设计的异形反焊盘的挖空层面多了一层？ ？？ ？？是不是那里搞错了？ ？？ ？？
高速先生松了口吻，，，，，投出去的板子没有问题，，，，，小刘的问题是个好问题。 。。。。。。
之前的文章先容过，，，，，我们可以把信号路径上的AC耦合电容看作微带线，，，，，一段又宽又厚的走线，，，，，凭证传输线的阻抗理论，，，，，线宽越大，，，，，铜厚越厚，，，，，阻抗就越小。 。。。。。。
由于AC耦合电容处的阻抗通常比信号走线特征阻抗低，，，，，因此需要挖反焊盘来提高阻抗，，，，，反焊盘的巨细，，，，，以及挖空层面的数目，，，，，是影响阻抗的两个主要因素。 。。。。。。
在回覆小刘的问题之前，，，，，我们可以看看目今设计走线阻抗控100欧姆时，，，，，几种结构方法AC耦合电容的阻抗情形。 。。。。。。
通例结构的AC耦合电容（参考第四层GND平面）阻抗96.9欧姆：
兼容设计中的一字结构AC耦合电容阻抗97.6欧姆：
兼容设计中的通例结构AC耦合电容阻抗98欧姆：
种种情形下的阻抗都能较量好的优化到97欧姆左右。 。。。。。。
为了更清晰的说明问题，，，，，高速先生做了个仿真比照：通例设计的AC耦合电容矩形反焊盘比之前少挖空一层，，，，，参考L3层GND平面（与兼容设计的电容反焊盘挖空层数坚持一致），，，，，阻抗瞬间由96.9欧姆跌落至93.1欧姆！
看到通例结构AC耦合电容反焊盘差别挖空层面的阻抗比照，，，，，小刘名顿开……
问题来了：
本案例中AC耦合电容通例设计与兼容设计的反焊盘挖空层数纷歧样的缘故原由是什么？ ？？ ？？
